From d1fbf8c00e1ee5fc904b51c9dd12e2fe089a6cdc Mon Sep 17 00:00:00 2001
From: =?UTF-8?q?L=27=C3=A9lectron=20rare?=
 <108685187+electron-rare@users.noreply.github.com>
Date: Sun, 5 Jul 2026 15:27:39 +0200
Subject: [PATCH] docs: validate IRF5210 as the 48 V sub-board FET

Context: the 48 V variant note listed a candidate P-FET pending
sourcing; the IRF5210STRLPBF proposed by the project owner is a
better fit and is actually available.

Approach: verified specs and availability across distributors, added
a first-order thermal budget for the higher RDS(on).

Changes:
- Retain IRF5210STRLPBF (Infineon, P-ch -100 V, 60 mOhm, -38 A,
  D2PAK): same package and pinout as the IRF4905, drop-in on the
  existing sub-board footprint
- Sourcing: LCSC C2622, 8686 in stock, 1.04 USD unit down to
  0.50 USD at 800+; also stocked at RS/TME/DigiKey
- Thermal budget: ~30 mOhm max full path, 3 W per channel at 10 A,
  12 W at 20 A; initial recommendation <= 15 A per channel; voltage
  margin 1.83x at 54.6 V
- Keep SUM110P08-11L as lower-RDS(on) alternative

Impact: the 48 V sub-board becomes a BOM swap plus the gate-clamp
and command-BJT changes, with no footprint rework for the FETs.
---
 .../specs/2026-07-05-bmu-48v-13s-variant-design.md    | 11 ++++++++++-
 1 file changed, 10 insertions(+), 1 deletion(-)

diff --git a/docs/superpowers/specs/2026-07-05-bmu-48v-13s-variant-design.md b/docs/superpowers/specs/2026-07-05-bmu-48v-13s-variant-design.md
index 4cc6c12..db95524 100644
--- a/docs/superpowers/specs/2026-07-05-bmu-48v-13s-variant-design.md
+++ b/docs/superpowers/specs/2026-07-05-bmu-48v-13s-variant-design.md
@@ -41,10 +41,19 @@ Fenêtre électrique cible :
 
 | Élément | v2 actuel | Problème à 54,6 V | Remplacement proposé |
 |---|---|---|---|
-| Q2–Q5, Q7–Q10 | IRF4905, P-ch **55 V**, 74 A | Marge nulle (transitoires) | P-MOSFET **80–100 V** TO-263, R_DS(on) ≤ 15 mΩ — ex. Vishay SUM110P08-11L (80 V, 11 mΩ), *à valider en sourcing* ; sinon variante N-ch high-side + driver charge-pump |
+| Q2–Q5, Q7–Q10 | IRF4905, P-ch **55 V**, 74 A | Marge nulle (transitoires) | **IRF5210STRLPBF** (Infineon) : P-ch **−100 V**, 60 mΩ, −38 A, D2PAK — **même boîtier/pinout, drop-in sur l'empreinte existante**. Sourcing validé 2026-07-05 : LCSC **C2622**, 8 686 en stock (1,04 $ à l'unité → 0,50 $ à 800+), aussi chez RS/TME/DigiKey. Alternative si besoin de R_DS(on) plus basse : Vishay SUM110P08-11L (80 V, 11 mΩ) |
 | V_GS | non clampé (déjà −24/−30 V > ±20 V abs max) | −54,6 V : destructif immédiat | **Zener 12 V grille-source** par groupe + R série grille (≈100 Ω) + pull-up 10 k conservé — corrige aussi le point de vigilance v2 |
 | Q1, Q11 (commande) | BC337/BC847, **45 V** | V_CE ≈ V_bus à l'état OFF | NPN haute tension **MMBTA42** (300 V, SOT-23) |
 
+
+#### Budget thermique avec l'IRF5210 (à valider au banc)
+
+R_DS(on) ×3 vs IRF4905 : chemin complet (2 groupes série de 4 FETs ‖) ≈ **30 mΩ max**
+(vs 10 mΩ). Par voie : 10 A → 3 W dissipés (0,4 W/FET conducteur), chute 0,3 V soit
+0,6 % du bus 48 V ; 20 A → 12 W (1,5 W/FET) — tenable sur les zones cuivre nu étamées
+mais à vérifier thermiquement ; recommandation initiale : **≤ 15 A par voie**.
+La marge en tension passe de 1,0× (55 V vs 54,6 V, inacceptable) à **1,83×**.
+
 La commande 3 points (+3,3 V / CMD / GND) et le brochage des embases restent
 identiques : la sous-carte 48 V est interchangeable avec la 30 V.
 ⚠ Marquer les sous-cartes (sérigraphie couleur) pour éviter tout panachage.